募集要項

募集職種 《デジタル回路設計》ASIC設計エンジニア / RTL・FPGA経験者

【業務内容】
車載向けICの ASIC 開発部門にて、アルゴリズムデザイナーが構築したアルゴリズムを ハードウェアとして実装可能な形へ最適化・具現化する中核業務をお任せします。
当社のフローでは、初期アーキテクチャ検証から量産設計まで一連のフェーズに関与できます。

【具体的な業務内容】

  • FPGA(VHDL)を用いたアーキテクチャ検証およびプロトタイピング
  • アルゴリズムデザイナーが作成したモデルを基にしたハードウェア実装に向けた量子化・固定小数点化の最適化
  • 車載要件を踏まえた マイクロアーキテクチャ設計
  • ASIC 向け RTL 設計(VHDL)
  • 性能・消費電力・面積(PPA)を考慮した設計最適化
  • FPGA/ASIC の実装制約を踏まえたデバッグ・仕様改善

“アルゴリズム→FPGA → ASIC へ落とし込む”
ハードウェア開発の最前線に立つポジションです。
応募資格 【必須要件】

  • デジタル回路設計の実務経験(ASIC または FPGA)
  • C言語の使用経験
    ※主にアルゴリズムモデル(Golden Model)の理解・動作確認に使用
  • FPGA または ASIC の RTL 設計における一連の実務経験

【歓迎要件】

  • FPGA(VHDL)でのプロトタイプ構築経験
  • AIを用いた検証・デバッグ経験
  • PPA(性能・消費電力・面積)を意識したアーキテクチャ/RTL設計経験
基本給 想定年収 600万円~900万円
月給330,000円~550,000円
基本給330,000円~550,000円等を含む/月 ※別途手当支給
(経験・能力に応じて決定します)
諸手当 時間外手当、家族手当、住宅補助、持家助成、通勤交通費 他
昇給 年1回(4月)
賞与 年2回(6・12月)
福利厚生 社会保険完備(健康保険、厚生年金保険、労災保険、雇用保険)
退職金制度有(確定給付企業年金、確定拠出企業年金)
財形貯蓄、団体医療保険、団体生命保険、社員食堂・食事補助
出産・育児支援制度、U・Iターン支援他
勤務地 山梨県甲府市大里町465 山梨本社
勤務時間 8:30~17:15
※ フレックスタイム制 (標準労働時間 1日7時間50分)
コアタイム(9:30~15:05)を除き、業務スケジュールの繁閑を考慮のうえ、日々の始業終業時刻を自身で計画します。
残業時間 平均残業10~15時間
試用期間 あり(3カ月/労働条件は本採用時と相違なし)
休日・休暇 年間休日125日
完全週休2日制(土・日・祝休み)
長期連休(年末年始・ゴールデンウィーク・夏季)
年次有給休暇25日 年間25日付与(入社1年目22日)
入社直後3日
入社3カ月時点19日付与/入社月による
慶弔休暇、看護・介護休暇
育児・介護休職
フレックスバケーション休暇(毎年、最長9連休:年次有給休暇5日+所定休日4日)
リフレッシュ休暇(35歳、45歳、55歳に10~20日の連続休暇)
屋内の受動喫煙対策 敷地内禁煙
定年制 60歳(再雇用制度有)
選考方法 面接、SPI試験、適性検査

連絡先

〒400-0053 山梨県甲府市大里町465
YITOAマイクロテクノロジー株式会社 採用担当
TEL : 055-241-8611 FAX : 055-241-8706 (受付時間 : 月~金 9:00~17:00)
E-mail : mid-career@micro-technology.co.jp

採用情報